PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-035775

(43) Date of publication of application: 16.02.1987

(51)Int.Cl.

H04N 1/417

(21)Application number: 60-175306

(71)Applicant: CANON INC

(22)Date of filing:

08.08.1985

(72)Inventor: HISADA KAZUTOSHI

KOKUBU NOBUSATO SAKURAI SHIGEKI


MURATA YUKIO OKANO TATSUO

(54) DECODING DEVICE FOR IMAGE CODE

(57)Abstract:

PURPOSE: To perform fast decoding operation by outputting information on an image on a line to be referred by a specific number of picture elements at a time in parallel and generating an image signal on the basis of the image and the decision result of an image code.

CONSTITUTION: Respective blocks of a circuit are supplied with a common image clock from a control circuit 118 and the decoding operation is performed in synchronism with the image clock at a speed corresponding to intervals (period) of the clock. When the supply of this clock is quit, the decoding operation stops during the stop period. Therefore, the speed of the decoding operation, etc., are controllable by varying the intervals, etc., of the clock supplied to the respective blocks in common. Consequently, this speed, the data processing speeds, etc., of a printer a computer, etc., which receive a decoded image under the stop control, etc., are not limited by the decoding speed.



① 特許出願公開

® 公開特許公報(A) 昭62-35775

(5) Int Cl.4

識別記号

庁内整理番号

④公開 昭和62年(1987)2月16日

H 04 N 1/417

8220-5C

審査請求 未請求 発明の数 1 (全17頁)

⑤発明の名称 画像コードの復号装置

> 願 昭60-175306 ②特

1988 頤 昭60(1985)8月8日

72発明者 久 田 加津利 仓発 明 者 國分 信 聪 櫻 井 茂 樹 ②発 明 者 村 田 幸雄 @発 明 者 ⑫発 明 者 岡野 達 夫 キャノン株式会社 ②出 願 人

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号

弁理士 丸島 儀一 の代 理 人

1. 発明の名称

画像コードの復号装置

2. 特許請求の範囲

人力する画像コードの復号に際して参照すべき ラインの画像の変化点情報及び色情報を所定画業 仮に並列に出力する手段と、入力する画像コード を断次判別する手段と、上記判別手段の判別結果 と上記出力手段の並列出力との関係を監視する手 段と、上記監視手段の出力に基づいて頭像信号を 形成する手段とを有することを特徴とする画像 コードの役号装置。

3. 発明の詳細な説明

(技術分野)


本発明は画像コードの復号装置に関し、特に、 モディファイド・リード(MR)符号化やモディ ファイド・モディファイド・リード (MMR)符 号化等の二次元符号化された画像コードを復号す る顔像コードの復号装置に関するものである。 〔従来技術〕

ファクシミリ等の画像伝送装置や光ディスク、 磁気ディスク等を用いた画像ファイル装置におい て、画像データを圧縮して取扱うことによりデー 夕量を減少せしめ伝送或いは蓄積動作の高速化、 幼虫化を計っている。

この様な画像データの圧縮技術としては、二次 元符号化方式 (昭和56年郵政省告示第1013 号)又は高能率二次元符号化方式(昭和60年第 政省告示第197号)等により示されたMR, MMR等が一般に知られている。

このMR, MMR符号化等の二次元符号化は、 前ラインの画像と符号化すべきラインの画像信号 との相関関係をコードで表わすものである。従っ て、二次元符号化された画像コードの復号には既 に復号された前ラインの画像督号と入力画像コー ドとの関係を判断する如くの複雑な処理動作が必 更であり、これはマイクロコンピュータ等による ソフト的な処理によってなされていた。従って、 画像コードの判定に数ステップを要することもあ り、次に入力する画像コードの復号が即座に実行 することができず、復号動作が高速に実行できないこともある。

(目 的)



第1 図において102はマルチプレクサ、
103はレジスタCであって、マルチプレクサ
102及びレジスターC103は運動して、
1つのピツトシフタを構成している。即ち記憶
回路101から並列に読出された16ピットの
コードは、マルチプレクサ102を経て、レジスタC103に記憶されているが、このとのようにより、コードデータがシフトコント
ロール回路108により指定されたピット
なことにより、コードデータがシフトコント
ロール回路108により指定されたピット
なたら領御される。

1 0 4 はコード検出ロジック、1 0 6 はコードテーブル R O M であって、コード検出ロジック 1 0 4 及びコードテーブル R O M 1 0 6 は、レジスタ C 1 0 3 内の所定の位置にあるコードを入力として得て、 はコードの内容を判別する回路である。即ち、 R O M 1 0 6 は水平 (H) モードの場合の入力コードに応じたランレング

(宝施例)

以下、本発明を図面を用いて詳細に説明する。 第1図は本発明の実施例のデコード回路のブーツク図である。第1図により動作の概要を説明する。尚本例ではMMR符号化された画像コードの復号を例に説明するが、MR符号化等 他の二次元符号化にも適用することができる。

101は記憶回路であり、デコードすべき頭像の符号(以下、コードという)が記憶されており、記憶回路101のデータ記憶形式は第2図(A)に示すように、例えば通信回線から直列に受信した一型のコードを、第2図(B)に示す如く6ビット単位の並列データに分割して記憶したものであり、各コードの区切りには関知しない。この記憶回路101はRAM(ランダムアクセスメモリ)やラッチ回路により構成しうるものである。

記憶回路101は外部からの要求信号201に応じて、順次並列出力データB0~B15を 更新できる構造である。

ス及びコード 艮 (= ビット 数) 等を記憶した テーブルを有し、このテーブルをアクセスする ことにより対応したデータを出力する。そし て、ROM 106より出力されたランレングス の数値はランレングスカウント回路 107に入 力される。

ランレングス・カウント回路107はROM 106よりの数値分だけカウントをした時、カウント終了パルスを出し画像再生回路110等に送る。

一方 R O M 1 0 6 の出力のうちコード長をシフトコントロール回路 1 0 8 はマルチプレクサ 1 0 2 を動作し、今判別したコード長のピット数だけレジスタ C 1 0 3 内のコード・データを移動させる。即ち判断済みのコードをレジスタ C 1 0 3 より排出し、統く次のコードを1 0 6 R O M 等が判断可能なようにレジスタ C 1 0 3 の所定位置まで移動させるわけである。この際、シフトコントロール回路 1 0 8 はマルチブ

レクサ102に対して指定したコードの移動量を拡算しており、被算値が16ビット分のシフトに相当する値となる毎に記憶回路101から新しいコードを16ビット並列にマルチブリカクサ102を介してレジスタC103へに近かったが被述の如くの特定のコードが被述の如くの特定のコードである時、検出機能を発揮し、検出しておいてのコードをはシフトロントのコードをはシフトロントロール回路108にも送られる。この時シフトコントロール回路108にの場合と同じである。

1 1 2 、 1 1 3 はラインバツフアメモリA 、 B で あ り、 バツフアメモリA 1 1 2 及 び バツフ アメモリ B 1 1 3 は各 ヶ画像 1 ライン分の画像 データを記憶できる容量の メモリ で R A M 等 により構成されている。 アドレス カウンタ A 1 1 1 及びアドレスカウンタ B 1 1 7 はバツフ アメモリA 1 1 2 と バツフアメモリ B 1 1 3 の

0~B15)が第3図示のマルチプレクサB1021を経てシフトレジスタC103内へ移動する。続いてレジスタC103の出力をマルチプレクサA1022を介してレジスタC103に入力する。そして、コード先頭のビットがレジスタC103のC0の出力となった時一旦好止する。この状態がデコード明始準備完了の状態である。

以上のコード・データの移動の制御は第1 図示のシフトコントロール回路108からの信号 ∑1~∑4、CR、ST1~ST8コード検出 ロジック104の信号S0~S3に従って行う。又、第3図のマルチプレクサ102、レジスタC103によるビットシフトは1ビットの のシリアルシフト及び1~9ビットの投数をで う機能を有するものである。又、レジスタC 103は本実施例では31ビットのよう フトの方向は第3図に矢印で示す一方向の 次に第1図示の回路プロック図の各部の機能を具体的に述べる。マルチプレクサ102及びレジスタC103は前述のようにピットシフトを構成しており、その構成例を第3図に示す。即ち、第2図(B)の如く記憶回路101に記憶されているコード・データはデコード開始に先立ち、まず先頭の17ード=16ピット(B

ある。 又、 レジスタ C 1 0 3 内に示したコードは第 2 図 (b) の記憶回路 1 0 1 内のコードが前述したレジスタ C 1 0 3 内のデコード開始 準 備完了位置にある状態を例示したものである。

次に第1 図示のコード・テーブル R O M 1 0 6 の構成を第4 図に示す。第4 図 4 0 1 及び4 0 2 は各々1 3 ビットのアドレス入力(A 0 ~ A 1 2) 及び1 ビットもチップイネーブル入力(C E) 及び1 2 ビットのデータ出力(O 1 ~ O 1 2) をもつ通常のR O M (リード・オンリー・メモリ)である。R O M A 4 0 1 は自のコードに対するテーブル、R O M B 4 0 2 は思のコードに関するテーブルであり、チップイネーブル入力でE ~ の信号によりいずれか一方が選択される。

R O M A 4 0 1 と R O M B 4 0 2 の 機成は同様であるので R O M A 4 0 1 の記憶内容について述べる。 R O M A 4 0 1 のアドレス入力のM S B = A 1 2 には、 第 3 図示のレジスタ C 1 0 3 の C 3 出力信号が入力される。そして、

統くアドレス入力 A 1 1 ~ A 0 には、第4 図示 の頭にレジスタC103のC3~C15出力が 並列入力されている。又、ROMA401の で E 入力にはコードの黒ノ白の色信号 (B/W) が入力される。又C3出力はHモードを構成す るHモードコード(001)以外の各コードの MSBピットである。ROMA401に入力さ れたコードによって指定された番地から該コー ドのランレングス(RL5~RL0)及びコー ド 長 (C L 4 ~ C L 0) 及び はコード が メ イ ク アップコードかターミネインテイングコードか を区別する信号(M/T)を並列出力する。 尚、レジスタC103のC3~C15出力によ リランレングスコードを判定するので水平モー ドを示す 3 ビットの H コードをレジスタから排 出することなく、続く、ランレングスコードを 判定でき、復号の高速化が達成できる。

第4図の入力例は白ラン18のコード (01001)が入力された時の出力でランレングスは18であるが2進数で2の補数の形 (1

次に第1図示のコード検出ロジック104の 具体的回路の構造を第5図に示す。即ち、第5 図は第1表及び第2表に示す各コードをナンド 回路 5 1 0、オア回路 5 1 1、反転回路 5 1 2 の組合せにより論理的に検出し各コードの検出 済信号及び検出コードのコード長(S0~S4) 及びランレングス(RL0~RL5)等を出力 する。501で示すJCD信号は第5回のロジ ックにより第1表及び第2表のコードが検出さ れたことを示す。レジスタC103のデータは 第4図示のROM及び第5図示のロジックに並 行して与えられるので、両方から復号データが 出力されることがある。この様な場合のため に、第5図示のロジックにてコード検出された 場合にはJCD信号にて第4図ROMの出力を 無効とする。

第 5 図は第 1 表及び第 2 表のコードのうち、 P コード (0 0 0 1)、 V L (1) コード (0 1 0)、 W 4 コード (1 0 1 1) の検出を 例示しているが、他のコードも同様に検出され

0 1 1 1 0) で出力される。ランレングスは太 来12ピット表現できるものであるが、ターミ ネイティングコードの場合は、下位6ピットの み出力し、上位6ピットは常にオール1なので 出力しない。又、与えられたコードがメイクア ルプコードの場合は上位6ビットのみを出力 し、下位6ピットは常にオール0なので出力し ない。又、第4図示の入力例では白ラン18の コードのコード長は7なので、出力例はCL4 ~ C L O に (0 0 1 1 1 1) の 2 進数が出力され ている。何時にM/T出力はOを出力し、入力 コードがターミネイテイングコードであること を示す(M / T = 1 ならメイクアップコード)。 又、アドレス入力に対してコードが短い為に 入力のないアドレスはDon't Careと なるようにROMA401には各コード入力に

る。尚、第 1 表、第 2 表に示したコード群は各コード長がそのコードが示すランレングスと等しいか長い場合等、コードから画像データを形成するに変するロック数で1 ピットずつシフトしたのでは次のコードの頭出しが次の画像出力時迄にできないコードである。

対して番地割付けを行なって記憶内容を書き込

んである。使用コードの相互間は以上のように Don't Careとしても磊何されないよ

うに規定されている。

第 1 表、第 2 表に於いて、第 1 表のグループ 1 の 各コードは該コードの M S B ピットが第 3 図示のレジスタ C 1 0 3 の C 0 にある ときを 検出すべき所定位置とする。又、第 2 表のグループ 2 の 各コードは該コードの M S B ピットが 2 スタ C 1 0 3 の C 3 にあるときを所定位置とする。なお、第 1 表及び第 2 表に示した 各 コードを まとめて "ジャンプコード"と称 する が ト でまとめて "ジャンプコード"と称 する が ハードを 含んでもよいことは 言う 3 もない・

次に、第1図示のランレングス・カウント回 路107の具体的な回路を第6図に示す。

第6図において、601はデマルチプレクサであり、第4図示のコードテーブルROMの出

力であるRL5~RL0のランレングス倍号 (2の補数) をランレンフス・カウンタ 6 0 2 へのロード(ブリセット)データとして入力す る。この鉄第4図示のROMからの出力ランレ ングス (RL5~RL0) は前述の如く6ビツ トのみであり、入力コードがメイクアップコー ドでるかタミネーティングコードであるかによ り、ランレングス信号の下位又は上位の6ピツ トにはマルチプレクサ601内から1が補完さ れる。マルチプレクサ601への入力M/T信 号は入力したランレングス信号RL5~RL0 を出力Y1に出すかY2に出すかのセレクト信 号となる。ランレングスカウンタ602は12 ビットの2進カウンタである。606に示す LOAD 信号でランレングスカウンタ 6 0 2 の 初期値のプリセット(マルチプレクサ601の 出力のロード)を許ませたあと605で示す CNTEN信号によりカウンタがイネーブル となるとランレングスカウンタ602は順次カ ウント・アップしてゆく。 そしてついに 譲カウ

である。

次に、仮想変化点発生回路1142を部9図に示す。即ち、第9図に於いて804はアンド回路、806はオア回路、806はオア回路、800はオア回路、800はオア回路、800はカーンのののでは、1141から入力される各リファレンスの段をである。カーンのは、カーのでは、カー

次に変化点検出回路 1 1 4 3 を 第 1 0 図 に 示す。 四 5 第 1 0 図 に おいて、 1 0 0 1 は フリップフロップ、 1 0 0 2 は排他的オア回路、 1 0 0 3 は反転回路である。 図示するように 仮 想 変化点 発生回路 1 1 4 2 の出力 9 0 7 は フリップフロップ 1 0 0 1 と排他的オア回路 1 0 0 2 に

ン 5 出 力 (Q 0 ~ Q 1 1) が オール 1 、 即 5 < - 1 > 値に なると ゲート 6 0 3 の出 力 が 0 と な り 、 反 転 回路 6 0 7 よ り カ ウ ン ト 終 了 パ ル ス H C R O 6 0 4 が 出 力 され カ ウ ン ト 動 作 も 停 止 する。

入力され、フリップフロップ 1 0 0 1 の Q 出力と入力信号 9 0 7 の排他的論理和を排他的オア回路 1 0 0 2 によって取ることにより、相関る画案の色の変化を検出し、変化点検出信号 9 0 9 を出力する回路である。

第 9 図及 び 第 1 0 図に示した回路 1 1 4 2 及 び 1 1 4 3 の 動作 タイミングチャート を 第 1 1 図に示す。

第 1 図において 1 1 5 は 4 ビットシフトレジスタ からなるシフトレジスタ A で、第 7 図の1 1 1 5 に回路を示す。

叩ち、変化点検出回路 1 1 4 3 から S 1 に入力されたリファレンスライン画像データ 9 0 8 はレジスタ A 1 1 5 内を Q 1 → Q 4 の方向にクロックにより馴次シフトされる。又、該レジスタ A 1 1 5 の 4 ピットの内容はなに 9 1 0 として 並 列出力 されている (C 1 ~ C 4)。 従って、リファレンスラインにおける連続した 4 両 変分の個々の色情報がシフトレジスタ A 1 1 5 よりパラレルに出力されることになる。

第 1 図示のシフトレジスタ B 1 1 1 6 もまた同様に 4 ピットのシフトレジスタであり、第 7 図の 1 1 6 に回路を示す。即ち、変化点換出回路 1 1 4 3 から S I に入力されたリファ としてアレンの画像変化点信号 9 0 9をデータとしてレジスタ B 1 1 6 内を Q 1 → Q 4 の方向には 9 1 1 として常に並列出力されている(B 1 ~ B 4)。従って、リファレンスラインにおける連続に置って、リファレンスタ B 1 1 6 よりパラレル出力される。

次に第1 図示の P V 照合回路 1 0 5 を第1 2 図に示す。 第1 2 図において、 1 2 0 1、 7 0 3 は排他的 オア回路、 1 2 0 2、 7 0 4 はアンド回路、 1 2 0 5 は反転回路である。 3 0 1 は 8 ピットのラッチで第5 図示のコード検出 ロジック 1 0 4 に よりレジスタ C 1 0 3 に 格納されたコードが P コード又は V コードであることが検

シフトながら記憶している回路である。以上の 構成により、シフトレジスタB116のB4出 力に続く3画案内に変化点b1がある場合その 位置に対応したアンド回路1202の出力が1 となり、また、B4出力の前の3画案内に変化 点b1がある場合、その位置に対応したシフト レジスタ302の出力1となる。第12図の その他の回路はラッチ301が保持している P又はVのデコード情報とフリップフロップ 303、シフトレジスタ302、アンド回路 704等から得られるリファレンスラインの情 報とを照合する回路であり、各件が合えば **701に示す P V H i T 又は 702に示す V H** i Tの条件合致信号を出力する。例えば、ラッ チ301にVR(2)がラッチされた場合には シフトレジスタ302の出力が1となったと き、また、ラツチ301にV_L (2) がラツチ された場合にはアンドゲート1202の出力が 1となったときに夫々VHiTを出力する。 尚、 P V H i T t V モードのコード及び P コー 出されると、各検出されたコードに対応したどと、分を"1"とし、他を"0"としたデータを受け取り記憶する。被記憶データはPモード又はVモードのデコード時照合に使用する。第12図の信号B1~B4は第7図示のレジスタ B116からの信号911であり、第12図の信号C1~C4は第7図示のレジスタ A115からの信号910である。又、第12図。下の信号での記号も同様)であり、デコード各時点での起点画素の色を示す。

第 1 2 図において排他的オア回路 7 0 3 及びアンド回路 7 0 4 は記号 b 1 が第 7 図示の、シットレジスタ A 1 1 5 の C 4 の位置にある事を検出する回路であり、第 1 2 図示のフリップフロップ 3 0 3 は記号 b 1 が既に上記位置で検出されたことを記憶する回路である。又 3 0 2 は3 ピットのシフトレジスタで、前記 7 ン ド回路 7 0 4 で検出された記号 b 1 を S I から出力し、その後 3 クロックの間 Q 1 → Q 2 → Q 3 と

ドのデコード終了を示し、このPVHiTにより、次のコードのモード判定を実行する。

結局フルアダ 1 3 0 1 及びラッチ 1 3 0 2 に よるアキュミレータはレジスタ C 1 0 3 内の データの移動の経過によって生じたレジスタ C 内の空ピットの数を積算している。又、フルア ダ 1 3 0 1 の出力 C R (キャリー)、 Σ 1 ~ Σ 4 は現在フルアダ 1 3 0 1 の S 0 ~ S 3 に入 力されている移動を実行するとできるレジスタ C 1 0 3 内の空きビットの数を示す。 この時点で C R (= 1 6) が出力されている時には第 1 図示の記憶回路 1 0 1 に 更 新 要 求信 号 2 0 1 (第 2 図) を出力 し新しいデータ (1 6 ビット B 0 ~ B 1 5) を記憶回路 1 0 1 よりレジスタ C 1 0 3 へ追加する。

信号 S 0 ~ S 3 は第 1 表、第 2 表に示した如く 0 ~ 9 (1 0 進) の値を取りうるので、例えばラッチ 1 3 0 2 が 1 5 (1 0 進) を示している時、もし S 0 ~ S 3 が 9 を示すと 被 算値 は 9 + 1 5 = 2 4 となる。この時レジスタ C 1 0 3 において 9 ピットができるので、 9 で 1 0 3 において 9 ピットができるので、 6 に 2 4 ピットの空きピットができるので、 6 に 3 区 7 で 2 4 = 7 ピットの出力 C 0 ~ C 6 (第 3 図 C 9 ~ C 1 5 から移動する)がットである。 C 6 (第 3 図 C 9 ~ C 1 5 から移動する)がットである。 C 7 ~ C 3 0 が空きといるから、 3 1 - 2 4 = 7 ピットの出力 C 0 ~ C 6 (第 3 図 C 9 ~ C 1 5 から移動する)がットである。 この際、レジスタ C 1 0 3 内のコードが途切れないように記憶

ンスライン上の記号blと照合符となった事を 示すVHiT信号701(第12図)又は第6 図示のランレングスカウンタ 6 0 2 がターミネ イティングコードの示すランレングス 値だけ カ ウントし終えた本を示すHCRO信号に基づく TEND信号1404により(出力) を反転さ れる。又、フリップフロップ1403は第6回 示のランレングスカウンタ 6 0 2 がターミネー ティングコードの 示すランレングスを カウント 中であることを記憶している回路である。即 ち、このフリップフロップ1403もQ出力に より、メイクアップのランレングスカウント終 了時のHCRO信号604ではフリップフロッ プ1401は反転せず画像の色も変化しない。 また、 フリップフロップ1401はPモードの 照合挤信号PVHITによって反転動作しない。

次に、1例として、本実施例がデコード結果として、第15図に示すような画像を再生(デコード)する場合の、具体的動作説明をする。第15図の1501は仮想ラインで実際の

路 1 0 1 により並列に読出された新しいコード
(1 6 ビット) はレジスタ C 1 0 3 の C 7 ~
C 2 2 の位置へ追加される。以上の新しく追加するコードの記憶位置の制御は第 1 3 図 回路 1 3 0 3 が第 3 図示のマルチプレクサ A 1 0 2 2 に対して信号 S T 1 ~ S T 8 を出力し、マルチプレクサを選択動作せしめることにより行っている。即ちレジスタ C 1 0 3 の C 0 ~ C 1 5 の 1 6 ビットには常に有効コードが存在するように制御されているわけである。.

画像ではない。 又 1 5 0 2 は第 1 ライン及び 1 5 0 3 は第 2 ラインを示し、これらは実際の画像であり、本例では各ライン共に 1 6 画素により成っているとする。

又、第15図示の1504、1505、15 06の各画素は仮想変化点発生回路1142 (第7図)により発生された仮想画案であり、 実際の画像ではない。

つまり、本例の第15図の画像は2 ラインにより1 ページを構成しており、又各ラインの画案数は16画案の画像であるとする。従って第15図示の画像を符号化した第16図に示すコード情報を記憶回路101(第1図) より引て、第15図の画像を再生する例を以下説明する。又、デコードに先立ち、符号化方式の内ではより、画像ライン毎の画案数は1ページでは一定で既にデコード回路に対し明らかにされている。

第17図は第1ラインのデコード時のリファレンスライン及び各記号の関係を示す。 又、第

第19回の1901及び1902は失べ第7回示のアドレスカウンタA111、B117のカウント動作を許可する信号CNTEN1及びCNTEN2である。

第 1 9 図 の 1 9 0 3 は上述の C N T E N 1 信号により カウント を開始するアドレスカウンタA 1 1 1 の 出力値を示すもので、このカウント

数により、このクロツク数は5以外となる。

第20図に1ライン目(第15図1502)のデコード時に於ける第3図示のレジスタC103内のコードの移動状況を示す。第19図においてHSYNCl信号がデコード開始のトリガとなり、第7図示のパツフアメモリAがリード動作を開始する。このときパツフアメモリAがリード動作を開始する。このときパツファメモリAがリードの為のリファレンスラインとして仮想の全白ラインが読出される(即ち、初期状態でパッファメモリAの内容をクリア(オール0とする)しておく)。

さて、前述したように第3図示のレジスタC
103(以下レジスタCと略す)のコードデータはデコード開始準備完了の状態、即ち第20図(A)の状態にあるとする。さて第20図の時刻1-1に於いてレジスタCの出力C0~C8からHモードコードとW1コードが、第1図示のコード検出ロジック104で同時検出さ

低は前述のように第7図示のラインバツファ ハモリ A 112への メモリ アドレスと して 与えられる。また、第19図の1904は出力1903と同様、第7図示のラインバツファメモリ

第 1 9 図の 9 0 8 と 9 1 0 そ して 9 0 9 と 9 1 1 は 第 7 図示の シフトレジスタ A と シフトレジスタ B の各々の入出力信号を示して おり、図示する 該信号の 各 被形は 第 1 5 図の 画像 の ものと対応している。

又、第7図示のパツファメモリAとパツファメモリBは、第19図に示すように互いにリード/ライトを交互に実行しており、又、常らリード側が5時別分ライト側より先行する。 これはコードデータの 復する 動作がリファレンスラインの先頭画来に関する 要か 化点情報及び色情報が第7図示のシフトできな からである。尚、シフトレジスタのピット 数 やデコード動作のタイミング合せ用のラッチ

れる。これにより水平モードのコード入力であ ると判断されるとともにW1のランレングス値 1の2の補数<-1>が第6図示のランレング スカウンタ60'2のA~F入力にロードされ る。 尚、 ランレングスカウンタ 6 0 2 の G ~ M には夫々1がロードされる。又、この際Hモー ドの第1のターミネーティングコード(即ち、 この場合はW1) が検出済となったことをフリ ップフロップ等に記憶されておく(第19図 1913信号)。又W1のコード長は6で、し かもW1は前述した様にジャンプコードである から1時刻で6ビットの移動(即ち6ビットジ ヤンプ)をレジスタCに実行する。又、W1は ターミネイティング・コードであるから上記ラ ンレングス値のロードと同時に第14図フリッ プフロップ 1 4 0 3 が M / T によりセットされ てランレングスカウンタ602にターミネイタ の値がロードされた事が記憶される(第19図 1908).

結局時刻toでレジスタCは第20図(B)

の状態 (t - 1 時 刻の状態から 6 ビットのシフトを実行した状態) となる。又、第 1 4 図のTEND信号 1 4 0 4 が出力されフリップフロップ 1 4 0 1 の出力は反転し (結果は時刻 t 0 の 1 時刻後 = t 1)、第 1 9 図の 1 9 1 0 に示す如く画像の色は白→黒に変わる。

で第20図(F)となる。

そして、 t ii でHCROが出ると第14図の フリップフロップ1401反転すると共に再び レジスタC103からV(0)コードを検出す るが、こんどはVモード・コードであるから第 12図示のラッチ301のV(0)ピットに "1"をセットする(他は"0")。又、H モードではないので第6図のランレングスカウ ンタ602は作動させない。(結局HCROも 出ない)。ラッチ301内のV(0)ビットは 第12図で第7図示のシフトレジスタ B 1 1 6 の出力の入力されるアンド回路704から記号 b 1 とナンド回路705において照合され、ア ンド回路704の出力が1レベルとなり、ナン ド回路 7 0 5 及び オア回路 1 2 0 2 に より V H i T信号を出すまで待ち、第14図のフリップ フロツブ1401を反転する。結局再生された 画像は第19図の1910の如くとなる。 この 時の再生画像の有効区間は第19図の1914 信号で示される。又、1910で示す画像はブ ド 艮 3 を 加 え た 6 ビット 分の ジャンプ 移動 を 行ない 郊 2 0 図 (C) の 状態と なる。 結局、 時 刻 し 1 の H C R O で 郊 1 4 図示の フリップ フロッ プ 1 4 0 4 を 反 伝 させる (結果 は t 2) 。

時 刻 t 1 では第 2 0 図 (C) 状態のレジスタ C 1 0 3 か ら H モードコード及び W 4 コードを検出する。以後動作は第 2 0 図 (A) 状態の時と同様である。

次に時刻 t 5 で第 2 0 図 (D) 状態のレススク C 1 0 3 により B 6 コードを検出する。 B 6 コードのコード長は 4 で、ジャンプコードのコード長は 4 で、ジャンプコードのコード長は 4 で、ジャンプロのので、まず、レジスタ C 1 0 3 は時刻 (4 クロック) で移り、であり、であり、であり、この時 B 6 は H モード中の 2 赤目の ター リ 0 で 放出したの コードとして 依知を レジスタ C 1 0 3 は t 10 で出る)。 結局レジスタ C 1 0 3 は t 10 で出る)。 結局レジスタ C 1 0 3 は t 10

リンタ 1 1 9 の出力されるとともに次の第 2 ラインのデコードの為のリフアレンスラインとして用いるため並行して書込み動作を実行しているラインバッフア B 1 1 3 ~ 書き込まれている。又、再生画像は記号 a 0 としても使用される。このようにして画像が再生(デコード)できるわけである。

以上の説明から明らかな様に、本実施例の回路の各プロックには間御回路118(第1回)より共通の画像クロックが供給され、デコート・動作はこの画像クロックに同期に応じたたの画像クロックに同期に応じたたのでは明明に応じたたの停止期間はデコートがから、デコートが回路の各での事を呼止する。供給するクロックの関係が制御するとによりデコート・動作の速度等が制御可能である。

この速度、休止制御によりデコードされた 酸を受け入れるブリンタやコンピュータ等の 以上述べたデコード方式により以下の効果を 得ることができる。即ち、

(1) 1ライン間、連続するクロックに同期して、画像を途切れる事なく再生(デコード)できる。 叉、各ラインも連続的、同期的に再生可能である。該再生画像をレーザープリン

表 1

F名 α	0	C2 0 1	C3	C4	C5	C6	S3 0 0	1	S1 0	S0 0
0	0	0	1					-	0	0
(3) 0 (2) 0 (1) 0 (1) 0 (2) 0	0	0 0 1	0	0	1	1	0 0 0 0	0 1 1 0 0 0 0 1	1 1 1 0 1	1 0 1 1 1 0
	(0) 1 (1) 0	(0) 1 (1) 0 1 (2) 0 0	(0) 1 (1) 0 1 0 (2) 0 0 0	(0) 1 (1) 0 1 0 (2) 0 0 0 0	(0) 1 (1) 0 1 0 (2) 0 0 0 0 1	(0) 1 (1) 0 1 0 (2) 0 0 0 1 0	(0) 1 (1) 0 1 0 (2) 0 0 0 0 1 0	(0) 1 (1) 0 1 0 (2) 0 0 0 0 1 0	(0) 1 (1) 0 1 0 0 0 0 (2) 0 0 0 0 1 0 0 1	(0) 1 0 0 0 0 0 1 (2) 0 0 0 0 1 0

表 2

	コード名	⊐ - F'							コード長				
		СЗ	C4	Œ	CS	C7	C8	C3	S3	S2	Sì	S0	
	W 1	0	0	0	1	1	1		0	1	1	0	
1	W1H*	0	0	0	1	1	1		1	0	0	1	
	W 2	0	1	1	1				0	1	0	0	
グループ	w 3	1	0	0	0				0	1	0	0	
2	W 4	1	0	1	1				0	1	0	0	
,	B 1	0	1	0					0	0	1	1	
	B1H*	0	1	0					0	1	1	0	
	B 2	1	1						0	0	1	0	

(注) *印はHモード中の2番目のターミネイテイング・コードの場合

タ 等に出力すれば直ちに画像出力を得られる (即ちリアルタイム・デコード)。


(2) 画像の複雑さの度合、及び圧縮コードのいかんに関せず、常に高速デコードが保証される。(実別では主副走査密度共16 pel/25.4 mmのA3サイズ画像は常に1.5 秒で処理できる。)

(3) 高速画像出力の場合に対していも通常行なわれるよにあらかじめ一定量のデコード済画像をメモリ等に用意することなく圧縮コードから直接画像を再生し出力できるのでメモリ等が節約できる。

尚、以上の説明ではリフアレンスラインとの関係を用いた二次元符号化データの復号処理を説明したが、MMR符号化等はもちろんのこと、一次元符号化と二次元符号化の混在するMR符号化等にも適用可能である。尚、デコードすべきデータはコンピュータの出力やファクシミリ等によって伝送されてきたデータ等を用いることができる。

〔効 果〕

以上説明した様に、本発明によると参照すべき ラインの画像の情報を所定画素毎に並列出力せし め、これと画像コードの判別結果に基づき画像信 号を形成するので、参照ラインと入力画像コード との相関が迅速に判断でき、高速な復号動作を達 成することが可能となる。



特開昭 62-35775 (11)


4. 図面の簡単な説明

第 1 図は本発明を適用したデコード回路のブ ロック図、第2図(A)、(B)は復号すべき コードを表わす図、第3図はビットシフタの構 成例を示す図、第4図はコードテーブルROM の構成例を示す図、第5図はコード検出ロジツ クの構成例を示す図、第6図はランレングスカ ウント回路の構成例を示す図、第7図はリファ レンスラインの画像信号の処理回路の構成例を 示す図、第8図はセレクタ回路の構成例を示す 図、第9図は仮想変化点検出回路の構成例を示 す図、第10図は変化点検出回路の構成例を示 す図、第11図は第9図及び第10図の動作を 示すタイミングチャートM、第12回はPV照 合回路の構成例を示す図、第13図はシフトコ ントロール回路の構成例を示す図、第14図は 画像再生回路の構成例を示す図、第15図は復 号された画像信号の一例を示す図、第16図は 復号すべきコード列を示す図、第17回及び第 18図は節1ライン、節2ラインのデコード動


作を示す図、 第19図はデコード動作を示すタイミングチャート図、 第20図はレジスタのシット動作を示す図であり、

- 101は記録回路、
- 102はマルチプレクサ、
- 103はレジスタC、
- 104はコード検出ロジック、
- 1 0 5 t P V 照 合回路、
- 106はコードテーブルROM.
- 107はランレングスカウント回路、
- 1 1 2 , 1 1 3 はラインバツフアメモリ、
- 114は趙徐変換回路である。


出願人 キャノン株式会社 代理人 丸 島 儀 一 医調料




第1図




第4図








第6図




第7図







第14図





001,000111,010,001,1011,0010,1, H WI BI H W4 B6 V(0)


P V2(3) H B2 W4 H B7

00110101 WO

第16図







-453-